satan 通过 Google 阅读器发送给您的内容：
于 11-12-7 通过 36氪 作者：Abner Tsang
在昨天的国际电子器件大会（IEDM）上富士通公司宣布，他们利用SuVolta公司的PowerShrink技术，在不影响性能的情况下实现了芯片功耗减少50%。如果再加上其它相关节能技术，该技术将可能使芯片功耗减少80%。这是富士通在对使用PowerShrink技术的静态随机存储器（SRAM）芯片成功测试后得出的结论。
在使用该项技术的测试芯片中，电压降低了一半，同时信噪比则提升到原来的两倍。而提供此项技术的SuVolta是一家总部设在加州洛斯加托斯的创业公司，PowerShrink使用的技术也被称为Deeply Depleted Channel (DDC)。DDC允许芯片不同区域的电流大小不同，而采用DDC技术的晶体管可以减少阈值电压变化，从而使芯片电路有继续缩减的空间。总体而言，这种采用DDC技术的晶体管允许多电压设置，而这恰好满足了现在低功耗产品对晶体管的要求。
如果这种技术在所有类型的芯片上都能成功应用，那它不但可以延长电池寿命，还可以帮助企业减少服务器和超级计算机的耗电成本。而SuVolta则承诺在2012年这项技术将逐步应用到采用20纳米技术的芯片中，接着会出现体积更小、更轻薄，功能更强大的笔记本、智能手机和平板电脑里。
降低功耗是电子行业当前面临的最大挑战，然而大多数企业都还在应用程序领域酣战，像这种在基础核心技术上的突破确实难得一见。希望这项技术能够早日进入市场，或许能为电子行业注入新的活力。
Via VB
除非注明，本站文章均为原创或编译，转载请注明： 文章来自36氪
可从此处完成的操作：
- 使用 Google 阅读器订阅36氪
- 开始使用 Google 阅读器，轻松地与您喜爱的所有网站保持同步更新
没有评论:
发表评论